otg usb的問題,透過圖書和論文來找解法和答案更準確安心。 我們找到下列股價、配息、目標價等股票新聞資訊

otg usb的問題,我們搜遍了碩博士論文和台灣出版的書籍,推薦何賓寫的 Xilinx Zynq-7000嵌入式系統設計與實現:基於Arm Cortex-A9雙核處理器和Vivado的設計方法(第二版) 和工業和信息化部人才交流中心,恩智浦(中國)管理有限公司(編著)的 微控制器USB的信號和協議實現都 可以從中找到所需的評價。

另外網站【現貨】SanDisk 16GB Ultra OTG USB 3.0 雙用隨身碟【保固 ...也說明:【現貨】SanDisk 16GB Ultra OTG USB 3.0 雙用隨身碟【保固公司貨】. 釋放記憶體空間以裝滿更多回憶讓您可在支援OTG 的Android™ 智慧型手機、平板電腦、PC 以及Mac ...

這兩本書分別來自電子工業 和電子工業所出版 。

國立中央大學 資訊工程學系在職專班 許富皓所指導 許祐瑋的 HERMES:A Light Weight Method to Simulate a USB Device or Pass a USB Firewall (2018),提出otg usb關鍵因素是什麼,來自於USB攻擊、USB防火牆。

而第二篇論文國立臺北科技大學 車輛工程系 蔡國隆所指導 李冠毅的 車用CAN Bus行車數據紀錄器研製 (2018),提出因為有 車輛數據紀錄、控制區域網路、實時作業系統的重點而找出了 otg usb的解答。

最後網站Galaxy S7 / S7 Edge 的OTG轉接頭可以做什麼? | Samsung 台灣則補充:※ 若要使用有線鍵盤,使用者可以直接將鍵盤的USB頭連接手機。 ※ 若要使用無線鍵盤,只需將鍵盤接收器連結OTG 轉接頭,手機便會自動辨識鍵盤。

接下來讓我們看這些論文和書籍都說些什麼吧:

除了otg usb,大家也想知道這些:

Xilinx Zynq-7000嵌入式系統設計與實現:基於Arm Cortex-A9雙核處理器和Vivado的設計方法(第二版)

為了解決otg usb的問題,作者何賓 這樣論述:

本書是作者在已經出版的《Xilinx Zynq-7000嵌入式系統設計與實現:基於ARM Cortex-A9雙核處理器和Vivado的設計方法》一書的基礎上進行修訂而成的。   本書新修訂後內容增加到30章。修訂後,本書的一大特色就是加入了Arm架構及分類、使用PetaLinux工具在Zynq-7000 SoC上搭建Ubuntu作業系統,以及在Ubuntu作業系統環境下搭建Python語言開發環境,並使用Python語言開發應用程式的內容。   本書修訂後。進一步降低了讀者學習Arm Cortex-A9嵌入式系統的門檻,並引入了在Zynq-7000 SoC上搭建Ubuntu作業系統的新方法。此

外,將流行的Python語言引入到Arm嵌入式系統中,進一步拓寬了在Arm嵌入式系統上開發應用程式的方法。 第1章 Zynq - 7000 SoC設計導論 1 1.1 全可程式設計片上系統基礎知識 1 1.1.1 全可程式設計片上系統的演進 1 1.1.2 SoC與MCU和CPU的比較 3 1.1.3 全可程式設計SoC誕生的背景 4 1.1.4 可程式設計SoC系統技術特點 5 1.1.5 全可程式設計片上系統中的處理器類型 5 1.2 Arm架構及分類 6 1.2.1 M - Profile 7 1.2.2 R - Profile 9 1.2.3 A - Profile

10 1.3 Zynq - 7000 SoC功能和結構 11 1.3.1 Zynq - 7000 SoC產品分類及資源 12 1.3.2 Zynq - 7000 SoC的功能 12 1.3.3 Zynq - 7000 SoC處理系統PS的構成 14 1.3.4 Zynq - 7000 SoC可程式設計邏輯PL的構成 19 1.3.5 Zynq - 7000 SoC內的互聯結構 20 1.3.6 Zynq - 7000 SoC的供電引腳 22 1.3.7 Zynq - 7000 SoC內MIO到EMIO的連接 23 1.3.8 Zynq - 7000 SoC內為PL分配的信號 28 1.4 Z

ynq - 7000 SoC在嵌入式系統中的優勢 30 1.4.1 使用PL實現軟體演算法 30 1.4.2 降低功耗 32 1.4.3 即時減負 33 1.4.4 可重配置計算 34 第2章 AMBA規範 35 2.1 AMBA規範及發展 35 2.1.1 AMBA 1 36 2.1.2 AMBA 2 36 2.1.3 AMBA 3 36 2.1.4 AMBA 4 37 2.1.5 AMBA 5 38 2.2 AMBA APB規範 40 2.2.1 AMBA APB寫傳輸 40 2.2.2 AMBA APB讀傳輸 42 2.2.3 AMBA APB錯誤回應 43 2.2.4 操作狀態 44

2.2.5 AMBA 3 APB信號 44 2.3 AMBA AHB規範 45 2.3.1 AMBA AHB結構 45 2.3.2 AMBA AHB操作 46 2.3.3 AMBA AHB傳輸類型 48 2.3.4 AMBA AHB猝發操作 50 2.3.5 AMBA AHB傳輸控制信號 53 2.3.6 AMBA AHB位址解碼 54 2.3.7 AMBA AHB從設備傳輸回應 55 2.3.8 AMBA AHB資料匯流排 58 2.3.9 AMBA AHB傳輸仲裁 59 2.3.10 AMBA AHB分割傳輸 64 2.3.11 AMBA AHB復位 67 2.3.12 關於AHB資料匯

流排的位元寬 67 2.3.13 AMBA AHB周邊設備 68 2.4 AMBA AXI4規範 69 2.4.1 AMBA AXI4概述 69 2.4.2 AMBA AXI4功能 70 2.4.3 AMBA AXI4互聯結構 78 2.4.4 AXI4 - Lite功能 79 2.4.5 AXI4 - Stream功能 80 第3章 Zynq - 7000系統公共資源及特性 83 3.1 時鐘子系統 83 3.1.1 時鐘子系統架構 83 3.1.2 CPU時鐘域 84 3.1.3 時鐘程式設計實例 86 3.1.4 時鐘子系統內的生成電路結構 87 3.2 復位子系統 91 3.2.1

重定子系統結構和層次 92 3.2.2 重定流程 93 3.2.3 復位的結果 94 第4章 Zynq調試和測試子系統 95 4.1 JTAG和DAP子系統 95 4.1.1 JTAG和DAP子系統功能 97 4.1.2 JTAG和DAP子系統I/O信號 99 4.1.3 程式設計模型 99 4.1.4 Arm DAP控制器 101 4.1.5 跟蹤埠介面單元(TPIU) 102 4.1.6 Xilinx TAP控制器 102 4.2 CoreSight系統結構及功能 103 4.2.1 CoreSight結構概述 103 4.2.2 CoreSight系統功能 104 第5章 Corte

x - A9處理器及指令集 107 5.1 應用處理單元概述 107 5.1.1 基本功能 107 5.1.2 系統級視圖 108 5.2 Cortex - A9處理器結構 110 5.2.1 處理器模式 111 5.2.2 寄存器 113 5.2.3 流水線 118 5.2.4 分支預測 118 5.2.5 指令和資料對齊 119 5.2.6 跟蹤和調試 121 5.3 Cortex - A9處理器指令集 122 5.3.1 指令集基礎 122 5.3.2 資料處理操作 125 5.3.3 記憶體指令 130 5.3.4 分支 131 5.3.5 飽和算術 133 5.3.6 雜項指令 13

4 第6章 Cortex - A9片上記憶體系統結構和功能 138 6.1 L1快取記憶體 138 6.1.1 快取記憶體背景 138 6.1.2 快取記憶體的優勢和問題 139 6.1.3 記憶體層次 140 6.1.4 快取記憶體結構 140 6.1.5 緩存策略 145 6.1.6 寫和取緩衝區 147 6.1.7 緩存性能和命中速度 147 6.1.8 無效和清除緩存 147 6.1.9 一致性點和統一性點 149 6.1.10 Zynq - 7000中Cortex - A9 L1快取記憶體的特性 151 6.2 記憶體順序 153 6.2.1 普通、設備和強順序記憶體模型 154

6.2.2 記憶體屬性 155 6.2.3 記憶體屏障 155 6.3 記憶體管理單元 159 6.3.1 MMU功能描述 160 6.3.2 虛擬記憶體 161 6.3.3 轉換表 162 6.3.4 頁表入口域的描述 165 6.3.5 TLB構成 167 6.3.6 記憶體訪問順序 169 6.4 偵聽控制單元 170 6.4.1 地址過濾 171 6.4.2 SCU主設備埠 171 6.5 L2快取記憶體 171 6.5.1 互斥L2 - L1快取記憶體配置 173 6.5.2 快取記憶體替換策略 174 6.5.3 快取記憶體鎖定 174 6.5.4 使能/禁止L2快取記憶體控制器

176 6.5.5 RAM訪問延遲控制 176 6.5.6 保存緩衝區操作 176 6.5.7 在Cortex - A9和L2控制器之間的優化 177 6.5.8 預取操作 178 6.5.9 程式設計模型 179 6.6 片上記憶體 180 6.6.1 片上記憶體概述 180 6.6.2 片上記憶體功能 181 6.7 系統位址分配 186 6.7.1 位址映射 186 6.7.2 系統匯流排主設備 188 6.7.3 I/O外設 188 6.7.4 SMC記憶體 188 6.7.5 SLCR寄存器 188 6.7.6 雜項PS寄存器 189 6.7.7 CPU私有寄存器 189 第7章

Zynq - 7000 SoC的Vivado基本設計流程 190 7.1 創建新的工程 190 7.2 使用IP集成器創建處理器系統 192 7.3 生成頂層HDL並匯出設計到SDK 197 7.4 創建應用測試程式 199 7.5 設計驗證 202 7.5.1 驗證前的硬體平臺準備 202 7.5.2 設計驗證的具體實現 203 7.6 SDK調試工具的使用 205 7.6.1 打開前面的設計工程 205 7.6.2 導入工程到SDK 205 7.6.3 建立新的記憶體測試工程 205 7.6.4 運行記憶體測試工程 206 7.6.5 調試記憶體測試工程 207 7.7 SDK性能分析工具

209 第8章 Arm GPIO的原理和控制實現 213 8.1 GPIO模組原理 213 8.1.1 GPIO介面及功能 214 8.1.2 GPIO程式設計流程 217 8.1.3 I/O介面 218 8.1.4 部分寄存器說明 218 8.1.5 底層讀/寫函數說明 220 8.1.6 GPIO的API函數說明 220 8.2 Vivado環境下MIO讀/寫控制的實現 221 8.2.1 調用底層讀/寫函數編寫GPIO應用程式 221 8.2.2 調用API函數編寫控制GPIO應用程式 224 8.3 Vivado環境下EMIO讀/寫控制的實現 226 8.3.1 調用底層讀/寫函數

編寫GPIO應用程式 227 8.3.2 調用API函數編寫控制GPIO應用程式 232 第9章 Cortex - A9異常與中斷原理及實現 236 9.1 異常原理 236 9.1.1 異常類型 237 9.1.2 異常處理 241 9.1.3 其他異常控制碼 242 9.1.4 Linux異常程式流 243 9.2 中斷原理 244 9.2.1 外部插斷要求 244 9.2.2 Zynq - 7000 SoC內的中斷環境 247 9.2.3 中斷控制器的功能 248 9.3 Vivado環境下中斷系統的實現 252 9.3.1 Cortex - A9處理器中斷及異常初始化流程 252 9

.3.2 Cortex - A9 GPIO控制器初始化流程 252 9.3.3 匯出硬體設計到SDK 253 9.3.4 創建新的應用工程 253 9.3.5 運行應用工程 256 第10章 Cortex - A9計時器原理及實現 257 10.1 計時器系統架構 257 10.1.1 CPU私有計時器和看門狗計時器 257 10.1.2 全域計時器/計數器 258 10.1.3 系統級看門狗計時器 259 10.1.4 3重計時器/計數器 261 10.1.5 I/O信號 264 10.2 Vivado環境下計時器的控制實現 264 10.2.1 打開前面的設計工程 265 10.2.2

創建SDK軟體工程 265 10.2.3 運行軟體應用工程 267 第11章 Cortex - A9 DMA控制器原理及實現 268 11.1 DMA控制器架構 268 11.2 DMA控制器功能 271 11.2.1 考慮AXI交易的因素 272 11.2.2 DMA管理器 273 11.2.3 多通道資料FIFO(MFIFO) 274 11.2.4 記憶體―記憶體交易 274 11.2.5 PL外設AXI交易 274 11.2.6 PL外設請求介面 275 11.2.7 PL外設長度管理 276 11.2.8 DMAC長度管理 277 11.2.9 事件和中斷 278 11.2.10 異

常終止 278 11.2.11 安全性 280 11.2.12 IP配置選項 282 11.3 DMA控制器程式設計指南 282 11.3.1 啟動控制器 282 11.3.2 執行DMA傳輸 282 11.3.3 插斷服務常式 282 11.3.4 寄存器描述 283 11.4 DMA引擎程式設計指南 284 11.4.1 寫微代碼程式設計用於AXI交易的CCRx 284 11.4.2 記憶體到記憶體傳輸 284 11.4.3 PL外設DMA傳輸長度管理 287 11.4.4 使用一個事件重新啟動DMA通道 289 11.4.5 中斷一個處理器 289 11.4.6 指令集參考 290 11

.5 程式設計限制 291 11.6 系統功能之控制器重定配置 292 11.7 I/O介面 293 11.7.1 AXI主介面 293 11.7.2 外設請求介面 293 11.8 Vivado環境下DMA傳輸的實現 294 11.8.1 DMA控制器初始化流程 295 11.8.2 中斷控制器初始化流程 295 11.8.3 中斷服務控制碼處理流程 296 11.8.4 匯出硬體設計到SDK 296 11.8.5 創建新的應用工程 297 11.8.6 運行軟體應用工程 303 第12章 Cortex - A9安全性擴展 305 12.1 TrustZone硬體架構 305 12.1.1

多核系統的安全性擴展 307 12.1.2 普通世界和安全世界的交互 307 12.2 Zynq - 7000 APU內的TrustZone 308 12.2.1 CPU安全過渡 309 12.2.2 CP15寄存器存取控制 310 12.2.3 MMU安全性 310 12.2.4 L1緩存安全性 311 12.2.5 安全異常控制 311 12.2.6 CPU調試TrustZone存取控制 311 12.2.7 SCU寄存器存取控制 312 12.2.8 L2緩存中的TrustZone支持 312 第13章 Cortex - A9 NEON原理及實現 313 13.1 SIMD 313

13.2 NEON架構 315 13.2.1 與VFP的共性 315 13.2.2 資料類型 316 13.2.3 NEON寄存器 316 13.2.4 NEON指令集 318 13.3 NEON C編譯器和彙編器 319 13.3.1 向量化 319 13.3.2 檢測NEON 319 13.4 NEON優化庫 320 13.5 SDK工具提供的優化選項 321 13.6 使用NEON內聯函數 324 13.6.1 NEON資料類型 325 13.6.2 NEON內聯函數 325 13.7 優化NEON彙編器代碼 327 13.8 提高記憶體訪問效率 328 13.9 自動向量化實現 329

13.9.1 匯出硬體設計到SDK 329 13.9.2 創建新的應用工程 330 13.9.3 運行軟體應用工程 331 13.10 NEON彙編代碼實現 331 13.10.1 匯出硬體設計到SDK 331 13.10.2 創建新的應用工程 332 13.10.3 運行軟體應用工程 333 第14章 Cortex - A9外設模組結構及功能 334 14.1 DDR記憶體控制器 334 14.1.1 DDR記憶體控制器介面及功能 335 14.1.2 AXI記憶體介面 337 14.1.3 DDR核和交易調度器 338 14.1.4 DDRC仲裁 338 14.1.5 DDR記憶體控制

器PHY 340 14.1.6 DDR初始化和標定 340 14.1.7 改錯碼 341 14.2 靜態記憶體控制器 342 14.2.1 靜態記憶體控制器介面及功能 343 14.2.2 靜態記憶體控制器和記憶體的信號連接 344 14.3 四 - SPI Flash控制器 345 14.3.1 四 - SPI Flash控制器功能 347 14.3.2 四 - SPI Flash控制器回饋時鐘 349 14.3.3 四 - SPI Flash控制器介面 349 14.4 SD/SDIO外設控制器 351 14.4.1 SD/SDIO控制器功能 352 14.4.2 SD/SDIO控制器傳輸

協議 353 14.4.3 SD/SDIO控制器埠信號連接 356 14.5 USB主機、設備和OTG控制器 356 14.5.1 USB控制器介面及功能 358 14.5.2 USB主機操作模式 361 14.5.3 USB設備操作模式 363 14.5.4 USB OTG操作模式 365 14.6 吉比特乙太網控制器 365 14.6.1 吉比特乙太網控制器介面及功能 367 14.6.2 吉比特乙太網控制器介面程式設計嚮導 368 14.6.3 吉比特乙太網控制器介面信號連接 372 14.7 SPI控制器 373 14.7.1 SPI控制器的介面及功能 374 14.7.2 SPI控制

器時鐘設置規則 376 14.8 CAN控制器 376 14.8.1 CAN控制器介面及功能 377 14.8.2 CAN控制器操作模式 379 14.8.3 CAN控制器消息保存 380 14.8.4 CAN控制器接收篩檢程式 381 14.8.5 CAN控制器程式設計模型 382 14.9 UART控制器 383 14.10 I2C控制器 387 14.10.1 I2C速度控制邏輯 388 14.10.2 I2C控制器的功能和工作模式 388 14.11 XADC轉換器介面 390 14.11.1 XADC轉換器介面及功能 391 14.11.2 XADC命令格式 392 14.11.3

供電感測器報警 392 14.12 PCI - E介面 393 第15章 Zynq - 7000內的可程式設計邏輯資源 395 15.1 可程式設計邏輯資源概述 395 15.2 可程式設計邏輯資源功能 396 15.2.1 CLB、Slice和LUT 396 15.2.2 時鐘管理 396 15.2.3 塊RAM 398 15.2.4 數位信號處理 - DSP Slice 398 15.2.5 輸入/輸出 399 15.2.6 低功耗串列收發器 400 15.2.7 PCI - E模組 401 15.2.8 XADC(類比 - 數位轉換器) 402 15.2.9 配置 402 第16章

Zynq - 7000內的互聯結構 404 16.1 系統互聯架構 404 16.1.1 互聯模組及功能 404 16.1.2 資料路徑 406 16.1.3 時鐘域 407 16.1.4 連線性 408 16.1.5 AXI ID 409 16.1.6 寄存器概述 409 16.2 服務品質 410 16.2.1 基本仲裁 410 16.2.2 不錯QoS 410 16.2.3 DDR埠仲裁 411 16.3 AXI_HP介面 411 16.3.1 AXI_HP介面結構及特點 411 16.3.2 介面資料寬度 415 16.3.3 交易類型 416 16.3.4 命令交替和重新排序 416

16.3.5 性能優化總結 416 16.4 AXI_ACP介面 417 16.5 AXI_GP介面 418 16.6 AXI信號總結 418 16.7 PL介面選擇 422 16.7.1 使用通用主設備埠的Cortex - A9 423 16.7.2 通過通用主設備的PS DMA控制器(DMAC) 423 16.7.3 通過高性能介面的PL DMA 426 16.7.4 通過AXI ACP的PL DMA 426 16.7.5 通過通用AXI從(GP)的PL DMA 426 第17章 Zynq - 7000 SoC內定制簡單AXI - Lite IP 429 17.1 設計原理 429 1

7.2 定制AXI - Lite IP 429 17.2.1 創建定制IP範本 429 17.2.2 修改定制IP設計範本 432 17.2.3 使用IP封裝器封裝外設 436 17.3 打開並添加IP到設計中 440 17.3.1 打開工程和修改設置 440 17.3.2 添加定制IP到設計 442 17.3.3 添加XDC約束檔 445 17.4 匯出硬體到SDK 446 17.5 建立和驗證軟體應用工程 446 17.5.1 建立應用工程 447 17.5.2 下載硬體位元流檔到FPGA 449 17.5.3 運行應用工程 450 第18章 Zynq - 7000 SoC內定制複雜AX

I Lite IP 451 18.1 設計原理 451 18.1.1 VGA IP核的設計原理 451 18.1.2 移位暫存器IP核的設計原理 453 18.2 定制VGA IP核 454 18.2.1 創建定制VGA IP範本 454 18.2.2 修改定制VGA IP範本 455 18.2.3 使用IP封裝器封裝VGA IP 459 18.3 定制移位暫存器IP核 460 18.3.1 創建定制SHIFTER IP範本 460 18.3.2 修改定制SHIFTER IP範本 462 18.3.3 使用IP封裝器封裝SHIFTER IP 463 18.4 打開並添加IP到設計中 464 1

8.4.1 打開工程和修改設置 464 18.4.2 添加定制IP到設計 466 18.4.3 添加XDC約束檔 470 18.5 匯出硬體到SDK 471 18.6 建立和驗證軟體工程 472 18.6.1 建立應用工程 472 18.6.2 下載硬體位元流檔到FPGA 476 18.6.3 運行應用工程 477 第19章 Zynq - 7000 AXI HP資料傳輸原理及實現 478 19.1 設計原理 478 19.2 構建硬體系統 479 19.2.1 打開工程和修改設置 479 19.2.2 添加並連接AXI DMA IP核 480 19.2.3 添加並連接FIFO IP核 482

19.2.4 連接DMA中斷到PS 485 19.2.5 驗證和建立設計 487 19.3 建立和驗證軟體工程 487 19.3.1 匯出硬體到SDK 488 19.3.2 創建軟體應用工程 488 19.3.3 下載硬體位元流檔到FPGA 497 19.3.4 運行應用工程 497 第20章 Zynq - 7000 ACP資料傳輸原理及實現 499 20.1 設計原理 499 20.2 打開前面的設計工程 499 20.3 配置PS埠 499 20.4 添加並連接IP到設計 500 20.4.1 添加IP到設計 501 20.4.2 系統連接 501 20.4.3 分配位址空間 502

20.5 使用SDK設計和實現應用工程 504 20.5.1 創建新的軟體應用工程 504 20.5.2 導入應用程式 504 20.5.3 下載硬體位元流檔到FPGA 507 20.5.4 運行應用工程 508 第21章 Zynq - 7000軟體和硬體協同調試原理及實現 509 21.1 設計目標 509 21.2 ILA核原理 510 21.2.1 ILA觸發器輸入邏輯 510 21.2.2 多觸發器埠的使用 510 21.2.3 使用觸發器和存儲限制條件 510 21.2.4 ILA觸發器輸出邏輯 512 21.2.5 ILA資料捕獲邏輯 512 21.2.6 ILA控制與狀態邏輯

513 21.3 VIO核原理 513 21.4 構建協同調試硬體系統 514 21.4.1 打開前面的設計工程 514 21.4.2 添加定制IP 514 21.4.3 添加ILA和VIO核 515 21.4.4 標記和分配調試網路 516 21.5 生成軟體工程 518 21.6 S/H協同調試 520 第22章 Zynq - 7000 SoC啟動和配置原理及實現 527 22.1 Zynq - 7000 SoC啟動過程 527 22.2 Zynq - 7000 SoC啟動要求 527 22.2.1 供電要求 528 22.2.2 時鐘要求 528 22.2.3 復位要求 528 22.

2.4 模式引腳 528 22.3 Zynq - 7000 SoC內的BootROM 530 22.3.1 BootROM特性 530 22.3.2 BootROM頭部 531 22.3.3 啟動設備 535 22.3.4 BootROM多啟動和開機磁碟分割查找 538 22.3.5 調試狀態 539 22.3.6 BootROM後狀態 540 22.4 Zynq - 7000 SoC器件配置介面 543 22.4.1 描述功能 544 22.4.2 器件配置流程 545 22.4.3 配置PL 549 22.4.4 寄存器概述 550 22.5 生成SD卡鏡像檔並啟動 551 22.5.1

SD卡與XC7Z020介面設計 551 22.5.2 打開前面的設計工程 552 22.5.3 創建級啟動引導 553 22.5.4 創建SD卡啟動鏡像 553 22.5.5 從SD卡啟動引導系統 555 22.6 生成QSPI Flash鏡像並啟動 556 22.6.1 QSPI Flash介面 556 22.6.2 創建QSPI Flash鏡像 557 22.6.3 從QSPI Flash啟動引導系統 558 22.7 Cortex - A9雙核系統的配置和運行 558 22.7.1 構建雙核硬體系統工程 558 22.7.2 添加並互聯IP核 559 22.7.3 匯出硬體設計到SDK中

561 22.7.4 設置板級包支援路徑 561 22.7.5 建立FSBL應用工程 562 22.7.6 建立CPU0應用工程 562 22.7.7 建立CPU1板級支持包 566 22.7.8 建立CPU1應用工程 566 22.7.9 創建SD卡鏡像文件 570 22.7.10 雙核系統運行和測試 571 22.7.11 雙核系統的調試 571 第23章 Zynq - 7000 SoC內XADC原理及實現 574 23.1 ADC轉換器介面結構 574 23.2 ADC轉換器功能 575 23.2.1 XADC的命令格式 576 23.2.3 供電感測器報警 576 23.3 XAD

C IP核結構及信號 577 23.4 開發平臺上的XADC介面 578 23.5 在Zynq - 7000 SoC內構建數模混合系統 579 23.5.1 打開前面的設計工程 579 23.5.2 配置PS埠 579 23.5.3 添加並連接XADC IP到設計 580 23.5.4 查看位址空間 582 23.5.5 添加用戶約束檔 583 23.5.6 設計處理 583 23.6 使用SDK設計和實現應用工程 584 23.6.1 生成新的應用工程 584 23.6.2 導入應用程式 585 23.6.3 下載硬體位元流檔到FPGA 591 23.6.4 運行應用工程 591 第24章

Linux開發環境的構建 592 24.1 構建虛擬機器環境 592 24.2 安裝和啟動Ubuntu 14.04客戶機作業系統 595 24.2.1 新添加兩個磁片 595 24.2.2 設置CD/DVD(SATA) 596 24.2.3 安裝Ubuntu 14.04 597 24.2.4 更改Ubuntu 14.04作業系統啟動設備 600 24.2.5 啟動Ubuntu 14.04作業系統 600 24.2.6 添加搜索連結資源 600 24.3 安裝FTP工具 601 24.3.1 Windows作業系統下LeapFTP安裝 601 24.3.2 Ubuntu作業系統環境下FTP安裝

602 24.4 安裝和啟動SSH和GIT組件 603 24.4.1 安裝和啟動SSH組件 603 24.4.2 安裝和啟動GIT組件 604 24.5 安裝交叉編譯器環境 604 24.5.1 安裝32位支援工具包 604 24.5.2 安裝和設置SDK 2015.4工具 605 24.6 安裝和配置Qt集成開發工具 606 24.6.1 Qt集成開發工具功能 606 24.6.2 構建PC平臺Qt環境 607 24.6.3 構建Arm平臺Qt環境 613 第25章 構建Zynq - 7000 SoC內Ubuntu硬體運行環境 622 25.1 建立新的設計工程 622 25.2 添加I

P核路徑 623 25.3 構建硬體系統 623 25.3.1 添加和配置ZYNQ7 IP 624 25.3.2 添加和配置VDMA IP核 625 25.3.3 添加和配置AXI Display Controller IP核 626 25.3.4 添加和配置HDMI Transmitter IP核 627 25.3.5 添加和配置VGA IP核 627 25.3.6 連接用戶自訂IP核 627 25.3.7 添加和配置Processor System Reset IP核 630 25.3.8 連接系統剩餘部分 630 25.4 添加設計約束檔 632 25.5 匯出硬體檔 633 第26章

構建Zynq - 7000 SoC內Ubuntu軟體運行環境 635 26.1 u - boot原理及實現 635 26.1.1 下載u - boot源碼 635 26.1.2 u - boot檔結構 636 26.1.3 u - boot工作模式 637 26.1.4 u - boot啟動過程 637 26.1.5 編譯u - boot 650 26.1.6 連結指令檔結構 652 26.2 內核結構及編譯 654 26.2.1 內核結構 654 26.2.2 下載Linux內核源碼 655 26.2.3 內核版本 655 26.2.4 內核系統組態 655 26.2.5 Bootload

er 啟動過程 658 26.2.6 Linux內核啟動過程 660 26.2.7 編譯內核 662 26.3 設備樹原理及實現 662 26.3.1 設備樹概述 662 26.3.2 設備樹資料格式 663 26.3.3 設備樹的編譯 664 26.4 檔案系統原理及下載 664 26.5 生成Ubuntu啟動鏡像 665 26.5.1 生成FSBL檔 666 26.5.2 生成BOOT.bin開機檔案 666 26.5.3 製作SD卡 668 26.5.4 複製BOOT. bin文件 670 26.5.5 複製編譯後的內核檔 670 26.5.6 複製編譯後的設備樹檔 671 26.5.7

複製檔案系統 671 26.6 啟動Ubuntu作業系統 672 第27章 Linux環境下簡單字元設備驅動程式的開發 674 27.1 驅動程式的必要性 674 27.2 Linux作業系統下的設備檔案類型 675 27.3 Linux驅動的開發流程 676 27.4 驅動程式的結構框架 676 27.4.1 載入和卸載函數模組 676 27.4.2 字元設備中重要的資料結構和函數 677 27.5 編寫makefile檔 683 27.6 編譯驅動程式 684 27.7 編寫測試程式 685 27.8 運行測試程式 686 第28章 Linux環境下包含中斷機制驅動程式的開發 688

28.1 設計原理 688 28.2 編寫包含中斷處理的驅動代碼 688 28.2.1 驅動程式標頭檔 688 28.2.2 驅動的載入和卸載函數 689 28.2.3 file_operations初始化 691 28.3 編寫makefile檔 691 28.4 編譯驅動程式 692 28.5 測試驅動程式 693 第29章 Linux環境下影像處理系統的構建 694 29.1 系統整體架構和功能 694 29.2 OV5640攝像頭性能 695 29.2.1 攝像頭捕獲模組的硬體 696 29.2.2 SCCB介面規範 696 29.2.3 寫攝像頭模組寄存器操作 697 29.2.

4 讀攝像頭模組寄存器操作 698 29.2.5 攝像頭初始化流程 700 29.3 Vivado HLS實現拉普拉斯運算元濾波演算法的設計 701 29.3.1 Vivado HLS工具的性能和優勢 701 29.3.2 拉普拉斯演算法與HDL之間的映射 703 29.4 影像處理系統的整體構建 706 29.5 影像處理系統軟體的設計 708 29.5.1 Ubuntu桌面系統的構建 708 29.5.2 Qt影像處理程式的開發 708 29.6 內嵌影像處理系統測試 710 第30章 Zynq-7000 SoC上構建和實現Python應用 712 30.1 設計所需的硬體環境 712

30.2 構建PetaLinux開發環境 712 30.2.1 PetaLinx開發環境概述 712 30.2.2 安裝32位庫 714 30.2.3 安裝並測試tftp伺服器 714 30.2.4 下載並安裝PetaLinux 715 30.3 構建嵌入式系統硬體 717 30.3.1 下載並安裝Vivado 2018.2整合式開發環境 717 30.3.2 添加板級支援包檔 717 30.3.3 建立新的Vivado工程 717 30.3.4 構建硬體系統 718 30.4 構建嵌入式Python開發環境 721 30.5 構建PC端Python開發環境 723 30.6 伺服器和用戶端P

ython的開發 724 30.6.1 伺服器端Python的開發 725 30.6.2 用戶端Python的開發 726 30.7 設計驗證 728 30.7.1 啟動伺服器程式 728 30.7.2 啟動用戶端程式 729

otg usb進入發燒排行的影片

▌建議開啟 4K 畫質 達到高品質觀影享受

🤘🏻 不需要理由 摺疊就是炫 ➥ https://bit.ly/3kifnUI

===============================================================

今年雖然遲遲等不到新的 Note 系列,但三星下半年推出兩支旗艦摺疊機 Galaxy Z Fold3 5G 以及 Galaxy Z Flip3 5G 應戰。
https://bit.ly/3kifnUI

相較上一代便宜近 NT$12,000 以外,更是首款支援 S Pen 並搭載螢幕下鏡頭的摺疊手機,並擁有 IPX8 防水能力和 120Hz 畫面更新率,若未來 Galaxy Z Fold 將硬體規格堆到最頂的話,不難猜想這代的 Galaxy Z Fold3 5G 極有可能落在甜蜜點!

===============================================================


::: 章節列表 :::
➥ 外觀與影音
00:00 歐巴都拿這隻
00:50 配件開箱
01:01 手機佈局
03:17 螢幕表現
04:52 無線訊號

➥ 實測體驗
05:31 音效表現
05:56 效能跑分
06:26 極限燒機
06:54 續航充電

➥ 資費計算
07:30 One UI 3.1.1
08:04 S Pen
08:30 安全性驗證
08:43 三星軟體
09:09 Galaxy Z Flip3 5G

➥ 拍照錄影
09:58 摺疊首款螢幕下鏡頭
10:15 前鏡頭拍照
10:43 前鏡頭影片
11:08 主鏡頭拍照
11:30 人像模式
11:48 主鏡頭錄影
12:15 一鍵拍錄

➥ 最後總結
12:50 最後總結


::: Galaxy Z Fold3 5G 規格 :::
核心效能:Qualcomm Snapdragon 888
儲存空間:
 LPDDR5 / UFS 3.1
 12GB + 256GB
 12GB + 512GB
主螢幕面板:7.6 吋 Dynamic AMOLED 2X
主螢幕畫面更新率:120Hz(自適應方案)
主螢幕解析度:2,208 x 1,768p, 374ppi(QXGA+)、 22.5 : 18
封面螢幕面板:6.2 吋 Dynamic AMOLED 2X
封面螢幕畫面更新率:120Hz(自適應方案)
封面螢幕解析度:2,268 x 832p, 387ppi、 24.5 : 9
電池容量:4,400mAh 雙電池
充電方式:25W 閃電快充
 10W 無線充電
 4.5W 無線電力共享
SIM 卡:5G + 4G Nano SIM 雙卡雙待
擴充容量:No
支援訊號:Wi-Fi 6E(2.4 + 5GHz)、NFC、藍牙 v5.2
5G 頻段:5G NR n1 / n3 / n5 / n8 / n28 / n41 / n78 / n79
防水等級:IPX8
充電孔:USB Type-C 3.2(支援 USB OTG、DP Alt Mode)
生物辨識:側邊電源鍵指紋辨識、臉部辨識
S Pen 支援:S Pen Fold Edition、S Pen Pro
其他規格:Samsung Pay(含悠遊卡)、Samsung 無線 Dex、HDR10+、NFC

鏡頭規格:
 1,200 萬畫素廣角鏡頭(f/1.8、26mm、1/1.76"、1.8µm、Dual Pixel PDAF、OIS)
 1,200 萬畫素超廣角鏡頭(f/2.2、123˚、12mm、1.12µm)
 1,200 萬畫素遠距鏡頭(f/2.4、52mm、1/3.6"、1.0µm、PDAF、OIS)

 1,000 萬畫素前鏡頭(f/2.2、26mm、1/3"、1.22µm)
 400 萬畫素螢幕下鏡頭(f/1.8、2.0µm)


不要錯過 👉🏻 http://bit.ly/2lAHWB4


--------------------------------------
#SamsungGalaxyZFold35G #GalaxyZFold35G #Galaxy #ZFold35G #ZFold3 #GalaxyZ #GalaxyZFold3 #三星 #三星ZFold35G #三星GalaxyZFold35G #三星ZFold3 #三星摺疊機 #摺疊機 #摺疊手機 #摺疊 #折疊 #折疊機 #折疊手機 #手機 #新手機 #手機推薦 #手機2021 #手機推薦2021 #優缺點 #評價 #review #unboxing #PTT


📖 Facebook:https://www.facebook.com/3cdog/
📖 Instagram:https://www.instagram.com/3c_dog/
📖 LINE 社群:https://bit.ly/3rzUq8g
📖 官方網站:https://3cdogs.com/
📖 回血賣場:https://shopee.tw/3cdog

▋ 有任何問題都來這邊找我們:[email protected]

HERMES:A Light Weight Method to Simulate a USB Device or Pass a USB Firewall

為了解決otg usb的問題,作者許祐瑋 這樣論述:

USB 介面已經存在多數電腦硬體平台上,然而大部份認定 USB 裝置的威脅只存 在於 USB 隨身碟上,BadUSB 是一種硬體裝置,通過 USB 介面孔,插入目標電腦或其 他裝置,模擬成 HID 介面,進行執行攻擊程式碼或干擾,達到控制主機和資訊洩漏, 目前阻擋 BadUSB 攻擊的方法,以黑白名單防火牆較為常見,利用 USB 的功能特徵和 訊息進行判別,以達到阻擋效果。 目前存在低成本單晶片 BadUSB 的平台,如 Rubber ducky , Teensy USB 和 Arduino 等等,無法同時模擬儲存裝置和鍵盤,同時也無法把 USB 的資訊個做更底層 的偽冒,讓 USB

firewall 可以利用此特點做攔截。因此在本篇論文中我們將發展出可 以穿透目前 USB firewall 的 BadUSB,此 BadUSB 可以做更低階偽冒,模擬同一個 USB 裝置同時存在多個 USB 功能,並使用認證機制來檢驗 HID 攻擊。

微控制器USB的信號和協議實現

為了解決otg usb的問題,作者工業和信息化部人才交流中心,恩智浦(中國)管理有限公司(編著) 這樣論述:

本書從實踐應用出發,結合示波器的波形圖和USB協議分析儀提供的記錄信息,對在USB開發過程中研發人員會遇到的一些實際問題進行詳盡講解,力求讓讀者深入了解USB的協議規范,並介紹了USB認證的內容和流程,為在實際開發過程中的USB認證提供參考。本書還對最新的USBTYPE-C和供電技術進行了相關介紹,並通過具體實例的講解,使讀者對於USB新技術的發展能有所了解。本書適合希望深入理解USB協議規范或對USB認證有需求的半導體設計工程師使用。工業和信息化部人才交流中心(以下簡稱中心)創建於1985年1月,1992年10月成為獨立事業法人單位,工業和信息化部所屬的黨政機關一類事業單位(正局級),是經中

央機構編制委員會辦公室批准,國家事業單位登記管理局注冊登記,是工業和信息化部在人才培養、人才交流、智力引進、國際交流、會議展覽等方面的支撐機構;也是人力資源和社會保障部、工業和信息化部「全國信息專業技術人才知識更新工程」及「信息化工程師」項目實施承辦單位。 第1章 深入理解USB信號 0011.1 USB的電氣特性和信號 0021.1.1 電氣特性 0031.1.2 驅動特性 0071.1.3 USB信號特性 0091.1.4 數據包編碼 0181.2 連接和斷開的檢測 0201.2.1 連接狀態的檢測 0211.2.2 斷開狀態的檢測 0241.3 速度檢測 0281.3

.1 低速和全速設備識別 0281.3.2 高速設備識別 029第2章 深入理解USB協議 0352.1 通信協議 0362.1.1 概要 0382.1.2 包 0392.1.3 事務 0442.1.4 傳輸 0552.1.5 數據翻轉 0622.1.6 標准USB設備請求 0692.2 USB描述符 0712.2.1 設備描述符 0732.2.2 配置描述符 0742.2.3 接口描述符 0752.2.4 端點描述符 0762.2.5 字符串描述符 0772.2.6 接口關聯描述符 0782.2.7 設備限定描述符 0792.2.8 其他速度模式下的配置描述符 0792.3 枚舉 0802.

3.1 設備狀態 0802.3.2 枚舉流程 0832.4 掛起和恢復 0902.4.1 掛起 0902.4.2 恢復 0922.4.3 高速模式下的掛起信號和復位信號區別 0982.5 端點停止 1002.5.1 功能停止 1002.5.2 協議停止 1032.6 OTG簡介 1042.6.1 角色 1052.6.2 協議 1052.6.3 OTG設備狀態遷移 1112.6.4 OTG工作流程 118第3章 USB硬件控制器 1213.1 增強主機控制器接口 1223.1.1 寄存器接口 1233.1.2 EHCI連接/斷開檢測 1253.1.3 EHCI速度檢測 1283.1.4 USB主

機傳輸調度機制 1303.1.5 USB設備傳輸調度機制 1373.1.6 EHCI枚舉的軟件實現 1393.1.7 EHCI掛起和恢復 1403.1.8 EHCI異常處理 1423.2 Kinetis主機控制器接口 1433.2.1 外圍硬件設計 1443.2.2 控制器接口 1453.2.3 KHCI連接/斷開檢測 1513.2.4 KHCI速度檢測 1543.2.5 KHCI傳輸實現 1553.2.6 KHCI枚舉的軟件實現 1583.2.7 KHCI掛起和恢復 1583.2.8 KHCI端點停止處理 161第4章 USB音頻演示程序 1634.1 USB音頻 1644.1.1 USB音

頻功能實現拓撲 1644.1.2 音頻控制接口和描述符 1654.1.3 音頻流接口和描述符 1724.1.4 USB音頻描述符實例 1774.1.5 音頻設備請求 1824.1.6 USB音頻類2.0簡介 1844.2 USB音頻流同步 1874.2.1 反饋端點同步方案 1884.2.2 調節時鍾同步方案 1924.3 USB音頻演示程序代碼分析 1924.3.1 連接/斷開檢測代碼分析 1924.3.2 速度檢測代碼分析 1984.3.3 枚舉、掛起和恢復代碼分析 2024.3.4 音頻流同步代碼分析 2084.3.5 USB音頻示例演示 212第5章 USB認證 2155.1 USB認

證的簡介 2165.2 USB認證的流程 2185.2.1 獲得供應商識別碼 2185.2.2 准備USB兼容性測試清單 2195.2.3 送USB授權實驗室進行測試 2205.2.4 獲得合格報告及證書 2215.3 典型的測試用例 2215.3.1 不受支持的設備信息 2225.3.2 最 大集線器層次數 2225.3.3 電源預算指示 2225.3.4 PET測試 2235.3.5 USB測試模式 2235.3.6 USB特殊單步測試用例 226第6章 USB Type-C及供電協議 2316.1 Type-C 2326.1.1 接口定義 2336.1.2 角色定義 2356.1.3 熱

拔插檢測 2396.1.4 正反插檢測 2406.1.5 供電功能 2436.1.6 附屬模式 2436.2 供電協議 2446.2.1 供電協議規范定義 2456.2.2 供電規則 2526.2.3 供電協商 2526.2.4 供電切換 2556.2.5 通信功能協商 2576.2.6 復用模式 2586.3 解決方案 2626.3.1 硬件支持 2626.3.2 演示程序 265參考文獻 270

車用CAN Bus行車數據紀錄器研製

為了解決otg usb的問題,作者李冠毅 這樣論述:

飛行紀錄器安裝於飛機上早已行之有年,當初設計目的是因為空難發生時很難有人生還,也幾乎不會有目擊者,所以很難釐清事發原因。而憑藉飛行資料紀錄器和座艙通話紀錄器內所記錄的資訊,鑑識人員就可以逐步還原事發當時的情況,以了解事件發生的真正原因。以此構想轉移至一般車輛,希望能輔助車輛事故鑑識,並釐清肇事原因和責任歸屬,故本文旨在建立一個適用於一般車輛的CANBus紀錄器,從車輛啟動開始記錄總線上的所有傳輸的數據,並於需要之時可透過SD卡介面將所儲存的數據轉移至卡內。 系統硬體架構以STM32F429為核心,搭配MCP2562接收CANBus數據,並記錄於大容量的NAND快閃記憶體內。韌體部分

則是以FreeRTOS為控制核心,對所需任務進行管理,並搭配HAL函數庫的底層進行開發。