synopsys中文的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到下列股價、配息、目標價等股票新聞資訊

利用模糊層級分析法 探討半導體產業品牌影響因素之分析

為了解決synopsys中文的問題，作者范志旻 這樣論述：

隨著時間的流逝，半導體創新正在發生變化，可以適用於不同的創新業務，半導體業務的發展至關重要，因而開闢了許多新的職位。半導體業務是一個融合了不同創新能力並協調上游，中途和下游提供商的專業能力的行業，並且通常具有較高的進入壁壘 。廠家已投入花費很多精力與成本進入這個行業，期盼永續經營與回饋利害關係人。本研究第一步採用PEST, 五力 & SWOT分析，在美國，日本和臺灣，這些是國際半導體供應商鏈中的關鍵成員。經過最新半導體有關文獻的討論和分析，發現現有廠商已經建立了行業品牌，並獲得了用戶的信任。因此，品牌研究在這個行業是大家一直在探索的領域。考慮到寫作對話和大師談話，本研究使用分析層次結構(A

HP)研究技術對品牌的關鍵指針在半導體品牌的關鍵部件上進行重要性的排序，然後利用模糊層次分析法(FAHP)來分析這些標記之間的聯繫。經調查，有11項顯著結果可供參考，關鍵是要在半導體品牌建設上取得優異的成績，“客戶價值”和“品牌資產”都必須達到一定的水平。本研究發現，半導體品牌策略應以“客戶價值”為核心，解決客戶問題，創造卓越價值，並隨著技術的進步不斷投入新產品的研發，以奠定半導體品牌長期成功的基礎。

以時序錯誤導向電軌調變技術實現之細緻化電壓調節及其於能耗可調數位系統之應用

為了解決synopsys中文的問題，作者陳威仁 這樣論述：

電壓調節技術(voltage scaling)在提高數位系統的能源效益方面具有相當大的潛力。然而，其節能效益在極大程度上受制於系統中穩壓電路之性能。本論文旨在提出一種可打破此限制的基於時序錯誤導向之電源軌調變技術，並以此技術實現細緻化的電壓調節。所提出之技術只需要少數電壓檔位，即可利用電源軌抖動(supply rail voltage dithering)的方式來近似出細緻化電壓調節的效果。因此，所提出之方法可以顯著降低晶片內穩壓電路的設計開銷。由於數位式低壓降線性穩壓器(digital low-dropout regulator, DLDO)具有無縫整合：（一）穩定輸出電壓、（二）電源軌抖

動、以及（三）電源閘控(power gating)等技術之特性，因此本論文利用DLDO來實現所提出之電源軌調變技術。為了精確與快速地實現適用於不同應用場景之DLDO電路，本論文也提出一種具有快速週轉時間的DLDO設計方法，並實際以一高性能DLDO設計為例驗證其效益。實驗結果指出，使用了聯電110奈米製程所製造的DLDO測試晶片展現出3毫伏特的超低漣波、67奈秒的輕載至重載暫態響應及250奈秒的重載至輕載暫態響應。與最先進的DLDO設計相比，該DLDO具有更簡潔的硬體架構且在品質因數(figure of merit)方面展現出高度競爭力。而後，本文以一種基於DLDO的抖動電源 (dithered

power supply)來實現所提出之電源軌調變技術。為了驗證所提出技術之效益，我們使用了一個具有時序錯誤偵測與修正能力之可程式化DSP資料路徑(datapath)作為測試載體。此測試晶片以台積電65奈米低功耗製程實現，而研究結果表明，所提出之電源軌調變技術有助於回收設計階段時留下之保守設計餘裕(design margin)並提高能源效率。量測結果指出，當該DSP資料路徑被程式化為一個無限脈衝響(infinite impulse response)數位濾波器以執行低通濾波時，所提技術之節能效益最高可達30.8%。最後，本論文將所提出之電源軌調變技術應用於即時影像處理系統中並探索其先天的容錯

能力。我們利用人眼視覺可將視訊中相鄰影格及影格中鄰近畫素進行視覺積分的特性，來達到即使不須對時序錯誤進行主動偵測及修正也能維持一定視覺品質的效果。因此，藉由巧妙安排容許時序錯誤發生之位置（藉由降低操作電壓），因時序錯誤所產生的錯誤畫素即可主動被人眼濾除。 該測試晶片以聯電40奈米製程實現，其搭載了一個即時視訊縮放引擎作為測試載具。在實驗結果中，該測試晶片展現了高達35%的節能效益，並能在不需對時序錯誤做出任何修正、且不須更動資料路徑架構的狀況下，仍能維持良好的主觀視覺感受。在五分制的平均主觀意見分數(mean opinion score)評量中，各類型的畫面皆達4分以上。而在客觀評量方面，峰值

信號雜訊比(peak signal-to-noise ratio)皆高於30分貝。